DAFTAR ISI
Tugas Pendahuluan 1
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, B6=1 led diganti logicprobe.
.png)
setelah dirunning:
.png)
Pada percobaan ini mensimulasikan rangkaian JK Flip Flop dan JD Flip Flop. Pada rangkaian JK Flip Flop, JK Flip Flop merupakan penyempurnaan dari RS Flip Flop. Berdasarkan kondisi yang dipilih high sw spdt terhubung ke Vcc dan low sw spdt ke ground. Arus mengalir dari Vcc ke B1 dimana berlogika 1 lalu ke input S menyebabkan berlogika 1. Pada B2 berlogika 0 arusnya dilanjutkan ke input J sehingga inputnya bernilai 0. Selanjutnya, arus dari B0 mengalir ke B4 berlogika 1 dan diteruskan keinput K sehingga bernilai 1. Pada CLK diberi sinyal clock, CLK aktif low maksudnya hasil output berubah dari 1 ke 0. R dan S merupakan aktif low yangmana akan aktif jika berlogika 0 atau terhubung ke ground. Pada rangkaian input R dan S berlogika 1 karena diinverterkan maka outputnya berlogika 0. Maka, hasil yang keluar adalah logika 0 dan 1.
Pada rangkaian D Flip Flop, high sw spdt terhubung ke Vcc dan low spdt terhubung ke ground. Arus mengalir dari Vcc ke B1 yang berlogika 1 lalu diteruskan ke input S sehingga inputnya bernilai 1. Dan arus juga mengalir ke B0 dari Vcc ke B1 yang berlogika 1 dan dilanjutkan ke input R sehingga inputnya bernilai 1. Pada B5 berinput 1 dan dilanjutkan ke input D sehingga berlogika 1. Terakhir, kaki CLK terhubung pada output B6 yang berlogika 1. R dan S merupakan aktif low yang mana akan aktif jika berlogika 0 atau terhubung ke ground. Pada rangkaian input R dan S berlogika 1 karena diinverterkan maka outputnya berlogika 0. Maka, hasil yang keluar adalah logika 0 dan 1.
Tidak ada komentar:
Posting Komentar