1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
a. JK Flip Flop
.png)
b. DC Clock
c. Logic Probe
Logic probe atau logic tester adalah alat yang biasa digunakan untuk menganalisa dan mengecek status logika (High atau Low) yang keluar dari rangkaian digital.
d. Logic State
Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya.
e. Switch
.png)
3. Video Pratikum [Kembali]
4. Prinsip Kerja [Kembali]
.png)
Pada percobaan 1 menggunakan 4 JK flip flop dengan rangkaian asinkronus counter, yaitu salah satu jenis counter yang salah satu sumber clock nya dihubungkan dengan clock pada salah satu flip flop. Sedangkan outputnya akan dihubungkan menuju clock flip-flop lainnya. Pada rangkaian ini jika switch aktif atau berlogika 1 maka akan terhubung ke vcc dan apabila non aktif maka akan dihubungkan menuju ground, sedangkan pada kaki J dan K selalu dihubungkan ke vcc sehingga akan selalu bernilai 1 dan akan berkondisi toggle. Setelah dilakukan percobaan dengan mengganti clock menjadi logic state dalam melakukan perhitungan.
5. Analisa [Kembali]
Analisa Percobaan 1:
1. Analisa output percobaan berdasarkan IC yang digunakan?
Dipercobaan 1 menggunakan rangkaian JK Flip Flop, disini rangkaian counternya adalah counter asikronus berarti sinyal clock dipasang seri dan flip-flop dalam keadaan toggle secara bersamaan. Karena toggle tersebut rangkaian ini merupakan counter up ini karena outputnya naik secara bertahap. Output rangkaian flip-flop pertmaa menjadi input clock flip-flop selanjutnya menyebabkan flip-flop berubah secara asinkron.
2. Analisa output percobaan berdasarkan sinyal output JK Flip Flop kedua, ketiga?
Pada percobaan ini, nilai outputnya tergantung pada input yang diberikan. Dan dipercobaan ini saat JK Flip Flop kedua mendapatkan input dari flip-flop sebelumnya output JK Flip Flop akan berubah-ubah saat clock aktif dan JK Flip Flop dalam kondisi toggle. Sedangkan, JK Flip Flop ketiga menunggu dari rangkaian flip-flop kedua.
5. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar