1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
a. JK Flip Flop
.png)
b. D Flip Flop
.png)
c. Switch
.png)
i. DC Clock
j. Logic Probe
Logic probe atau logic tester adalah alat yang biasa digunakan untuk menganalisa dan mengecek status logika (High atau Low) yang keluar dari rangkaian digital.
k. Logic State
Gerbang Logika (Logic Gates) adalah sebuah entitas untuk melakukan pengolahan input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya.
3. Video Pratikum [Kembali]
4. Prinsip Kerja [Kembali]
Dari rangkaian percobaan 1 ini, menggunakan JK Flip Flop (74LS112) dan D Flip Flop (7474). Pada JK Flip Flop, kaki R (reset) dihubungkan ke B0 dengan logika 1, kaki S (set) dihubungkan ke B1 dengan logika 1, kemudian untuk kaki J dihubungkan ke B2 dengan logika 0, CLK dihubungkan ke B3 dengan logika 1, dan kaki K dihubungkan ke B4 dengan logika B4. Untuk outputnya sendiri adalah Q yang dihubungkan ke H7 dan Q' yang merupakan komplemen dari Q dan dihubungkan ke H6. Sedangkan pada D Flip Flop, kaki D dihubungkan ke B5 dengan logika 0 dan CLK dihubungkan ke B6 dengan logika 1. Untuk outputnya sendiri adalah Q yang dihubungkan ke H4 dengan input 0 dan Q' yang dihubungkan ke H3. Apabila rangkaian disimulasikan maka untuk hasil outputnya sendiri adalah Q=0 dan Q'=1. Hal ini disebabkan karena CLK bersifat aktif low, dimana ia akan aktif saat berlogika 0. Sedangkan pada rangkaian ini, CLK nya diberi inputan 1 sehingga clknya tidak aktif dan menghasilkan keluaran berupa 0.Pada percobaan ini, juga divariasikan beberapa kondisi yang tertera dijurnal.
5. Analisa [Kembali]
.png)
Analisa Percobaan 1:
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0, apa yang terjadi pada rangkaian?
Jika B0 dan B1 bernilai sama yaitu 0, maka untuk output yang dihasilkan adalah
Q=1 dan Q'=1. Kondisi ini disebut kondisi terlarang dimana keadaannya tidak stabil. Untuk nilai Q=1 dan Q'= 1 ini diperoleh karenan rangkaiannya aktif low dimana akan aktif saat diberi inputan 0. Oleh karena itu, outputnya bernilai 1. Jadi kondisi ini disebut kondisi terlarang
dimana kondisinya tidak stabil.
2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada rangkaian apa yang terjadi pada rangkaian?
Jika B3 tidak dihubungkan maka hal itu berpengaruh terhadap JK Flip Flop. Ini sebabkan karena yang terhubung ke clock pada JK Flip Flop adalah B3. Jika input dari J dan K divariasikan maka outputnya tidak mengalami perubahan karena nilai unutk JK Flip Flop dipengaruhi oleh clock. Tapi, nilai JK Flip Flop bergantung pada nilai set dan reset sesuai dengan sifat inputnya yaitu aktif low. Maka, inputnya bernilai o dan outputnya bernilai 1 dan jika inputnya bernilai 1 maka outputnya bernilai 0. Dan untuk D Flip Flop tidak terpengaruh karena masih ada clock.
3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang pada Flip-Flop!
Toggle: Kondisi yang terjadi ketika input J dan K bernilai 1 maka outputnya akan berubah-ubah. Nilai output yang berubah-ubah inilah toggle. Atau, toggle juga disebut situasi dimana flip flop outputnya berubah-ubah. Ex: Q=1 dan Q'=0, pada togglenya akan berlaku pergantian sehingga outputnya menjadi Q=0 dan Q'=1.
Not Change: Kondisi pada flip flop dimana flip flop akan mempertahankan kondisi sebelumnya atau tidak mengalami perubahan. Kondisi ini terjadi saat input sama berlogika 0 dimana output yang dihasilkan sama dengan output percobaan sebelumnya.
Terlarang: Kondisi yang terjadi jika output yang dihasilkan sama berlogika 1 yaitu Q=1 dan Q'=1. Ini disebut terlarang karena nilai Q dan Q' seharusnya komplemen (berlawanan).
5. Link Download [Kembali]
Tidak ada komentar:
Posting Komentar